2022年2月末，有着“集成电路国际奥林匹克盛会”之称的ieee国际固态电路会议(internationalsolid-statecircuitsconference,isscc)圆满举办。isscc是世界学术界和企业界公认的集成电路设计领域最高级别会议。

　　在此次会议上，北京大学集成电路学院与人工智能研究院黄如院士——燕博南助理教授课题组关于存内计算的的学术文章收录于“session11存内计算与sram”专题(文章号11.7)。

　　此工作提出高效的无adc架构sram存内计算加速引擎，基于28nm工艺搭建模块可以达到27.38tops/w@int8的高能效比，同时实现高达1.041mb/mm2密度，达到国际领先指标并实现技术突破。

　　该工作合作者有北京苹芯科技有限公司、neonexusgroup与杜克大学。课题组获得了北京大学人工智能研究院、北京苹芯科技等资助。

　　下附本工作与课题组的简介：

　　全数字型存内计算技术路线

　　此工作实现了28nm技术节点的32kb无adc的sram存内计算加速单元，由动态逻辑计算电路替代传统模数转换或cmos静态逻辑，达到高能效比与面效比。同时由分布于存储器阵列内的可重构本地处理单元(reconfigurablelocalprocessunits，rlpu)实现bitcell级的数组逻辑运算，并拓展至向量矩阵相关计算(vhp/vmm)，在核心指标方面相较于传统架构具备数量级优势，为存内计算技术的实际产业化应用部署奠定坚实基础。

　　存内计算芯片演示

　　存内计算芯片主要用于深度学习网络中海量乘加计算的加速。课题组还利用原型芯片进行了常见的神经网络的实际演示，在isscc的演示环节受到广泛好评。演示视频链接：

　　https://www.bilibili.com/video/bv15b4y1h7gp

　　黄如院士-燕博南助理教授课题组简介

　　燕博南助理教授，2020年于美国杜克大学获得电子与计算机博士学位，后入职北京大学人工智能研究院从事人工智能与芯片交叉方向研究。主要研究方向包括：

免责申明：本站所提供的内容及图片来源于网友提供或网络收集，由本站编辑整理，仅供个人学习、研究使用，如涉及版权问题，请联系本站管理员予以更改或删除。